ParTec und NextSilicon liefern Maverick-2 an das Zuse-Institut Berlin

München, 7. Mai - NextSilicon Ltd., ein Deep-Tech-Startup, das sich auf die Entwicklung einer Computing-Plattform der nächsten Generation für den High-Performance-Computing (HPC)-Markt konzentriert, und die ParTec AG, ein führendes Unternehmen für die Integration, die Entwicklung und das Design von modularen Supercomputern und Quantencomputern sowie die Entwicklung der dazugehörigen Software, haben eine Zusammenarbeit mit dem Ziel der Beschleunigung von Forschungsabläufen und der Verbesserung der Energieeffizienz durch den Einsatz von Maverick-1 - NextSilicons erster Generation von laufzeitkonfigurierbarer Hardware - geschlossen.

Durch den Einsatz intelligenter Software-Algorithmen rekonfiguriert NextSilicon seine Hardware dynamisch, um Leistung und Energieeffizienz auf der Grundlage von Echtzeit-Anwendungsanforderungen zu optimieren. Maverick-1 ist eine Demonstrationsplattform, die die Kernfunktionen der dynamischen Laufzeitoptimierung unter Beweis stellt. Die Plattform ist ein neuartiger Ansatz zur Beschleunigung von HPC ohne umfangreiche Code-Umschreibungen.

Das Zuse-Institut Berlin (ZIB) wird der erste europäische Kunde sein, der die brandneue NextSilicon-Technologie der zweiten Generation, Maverick-2, von ParTec erhält. Das ZIB ist eines von neun Hochleistungsrechenzentren im National High-Performance Computing Consortium (NHR). Mit dem Einsatz der NextSilicon-Technologie baut das ZIB die High-Performance-Computing-Kapazitäten für Forschung und Entwicklung in Deutschland weiter aus.

Im März 2024 organisierten ParTec, ZIB und NextSilicon einen zweitägigen Hackathon in Berlin, an dem eine ausgewählte Gruppe von HPC-Experten und Technikern teilnahm. Die Veranstaltung diente dazu, den Teilnehmern den innovativen Ansatz von NextSilicon im Bereich HPC vorzustellen. Während des Hackathons lernten die Teilnehmer in praktischen Übungen die Programmierumgebung, Profiling-Analysen und Optimierungsmethoden kennen. Mit dem frühen Zugang zur Maverick-2-Hardware kann die ParTec Ende 2024 die Maverick-2-Schulungsworkshops der zweiten Generation mit dem ZIB organisieren.

Darüber hinaus wird ParTec als zuverlässiger Partner von NextSilicon in Europa für den Vertrieb der NextSilison-Produkte und -Dienstleistungen verantwortlich zeichnen. Diese strategische Partnerschaft wird es beiden Parteien ermöglichen, ihre Marktposition weiter auszubauen.

Zitat ParTec:

"ParTec freut sich sehr über die Partnerschaft mit NextSilicon und die Unterstützung des ZIB bei der Erforschung dieser neuartigen Architektur. Unser jüngster Accelerator-Hackathon, der in Zusammenarbeit mit dem ZIB und NextSilicon veranstaltet wurde, war ein durchschlagender Erfolg. Die Teilnehmenden konnten wertvolle praktische Erfahrungen mit dieser neuartigen Hardware sammeln", sagte Bernhard Frohwitter, CEO der ParTec AG.

NextSilicon Zitat:

"Ich bin begeistert von unserer engen Beziehung und dem technischen Austausch mit ParTec in unserer Zusammenarbeit mit dem Zuse-Institut Berlin. Sie eröffnet die Möglichkeit, unsere Rechenlösungen der nächsten Generation in die renommierte Forschungsumgebung des ZIB zu integrieren. Die technische Expertise von ParTec und das Engagement des ZIB, die Grenzen des HPC mit innovativen Architekturen zu erweitern, passen perfekt zu unserer Vision. Unsere rekonfigurierbare Hardware-Architektur ist darauf ausgelegt, die Effizienz und Leistung zu maximieren, sodass das ZIB das volle Potenzial seiner Berechnungsaufgaben ausschöpfen kann. Wir freuen uns auf bemerkenswerte Ergebnisse, die unsere gemeinsame Expertise zweifelsohne hervorbringen werden", sagte Elad Raz, Gründer und CEO von NextSilicon.

Zitat ZIB:

"Wir freuen uns darauf, mit der neuen innovativen Hard- und Softwaretechnologie von NextSilicon zu arbeiten. Bei unseren Aufgaben können wir auf das fundierte technische Fachwissen von ParTec zurückgreifen, das in dieser Phase entscheidend ist. Mit dem zunehmenden Druck, energieeffiziente Lösungen zu implementieren, werden Datenflussarchitekturen attraktiver denn je. Mit NextSilicons Kombination aus Dataflow-Engine und Compiler-gestützter Hardware-Software-Partitionierung sowie Code-Optimierung sind wir in der Lage, bedeutende Schritte für ein energieeffizientes Rechnen zu gehen", sagte Thomas Steinke, Leiter der Abteilung Supercomputing am ZIB.